docs/protocol
docs
/
protocol
mirror of
1
0
Fork 0
Code Releases Activity

Fix incorrect ordering of SRC and DST MAC addresses in Ethernet and dot1q. This was reported by Derek Andrew. Thanks, Derek!

This commit is contained in:
Luis MartinGarcia 2017-03-24 21:30:45 +00:00
parent cd02a4c615
commit 6fd2fb7209
1 changed files with 2 additions and 2 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

4
specs.py
View File

@ -65,7 +65,7 @@
# + Payload + # + Payload +
# | | # | |
# +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+ # +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
ethernet="Source Address:48,Destination Address:48,EtherType:16,Payload:128?bits=48" ethernet="Destination Address:48,Source Address:48,EtherType:16,Payload:128?bits=48"
# +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+ # +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
@ -79,7 +79,7 @@ ethernet="Source Address:48,Destination Address:48,EtherType:16,Payload:128?bits
# + Payload + # + Payload +
# | | # | |
# +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+ # +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
dot1q="Source Address:48,Destination Address:48,TPID (0x8100):16,PCP:3,D:1,\ dot1q="Destination Address:48,Source Address:48,TPID (0x8100):16,PCP:3,D:1,\
VLAN ID:12,EtherType:16,Payload:96?bits=48" VLAN ID:12,EtherType:16,Payload:96?bits=48"